PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-068993

(43)Date of publication of application: 16.03.2001

(51)Int.CI.

H03K 19/173 H01L 21/82

(21)Application number: 11-

(71)Applicant: FUJI XEROX CO

238384 LTD

(22)Date of filing:


25.08.1999 (72) Inventor: SATO YOSHIHIDE

(54) INFORMATION PROCESSING SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce power consumption by relieving a load of a main processor to reconfigure a programmable logic circuit and to enhance the performance of the system as a whole.

SOLUTION: For example, a local memory 22 stores information of a circuit in use and a sequence in advance. Furthermore, a header part of processing data given from a CPU 11 includes information to specify first circuit information used to reconfigure a programmable logic circuit



21. A programmable logic circuit interface

23 interprets the header part to specify the first circuit information, a programmable logic circuit 21 reconfigures the processing circuit to process the processing data. Moreover, the processing circuit is reconfigured from the circuit information in the sequence stored in the local memory 22 to execute the processing in the processing circuit sequentially. Thus, the CPU 11 needs not conduct processing of the reconfiguration.

[Date of request for examination] 27.10.2003

Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

Date of final disposal for application]

[Patent number]

3587095 20.08.2004

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-68993

(P2001-68993A) (43)公開日 平成13年3月16日(2001.3.16)

		-01-			
(51) Int.Cl.7		畿別記号	FΙ		テーマコード(参考)
H03K	19/173	101	H03K 19/173	101	5F064
H01L	21/82		H 0 1 L 21/82	Α	5 J O 4 2

審査請求 未請求 請求項の数7 OL (全 15 頁)


		福立前水 木前水 前水気が敷す ひじ (主 10 頁)
(21)出願番号	特顧平11-238384	(71)出額人 000005496
		富士ゼロックス株式会社
(22) 出顧日	平成11年8月25日(1999.8.25)	東京都港区赤坂二丁目17番22号
		(72)発明者 佐藤 嘉秀
		神奈川県足柄上郡中井町境430 グリーン
		テクなかい 富士ゼロックス株式会社内
		(74)代理人 100101948
		弁理士 柳澤 正夫
		F ターム(参考) 5F064 AA07 BB09 BB12 BB40 DD07
		FF04 FF36 HH05
		51042 AA10 BA01 BA02 BA11 CA00
		CA20 DA02 DA03 DA04
		Olas Bilos Bilos Bilos

(54) 【発明の名称】 情報処理システム

(57)【要約】

【課題】 プログラマブル論理回路を再構成するための メインプロセッサの負荷を大幅に軽減させ、低消費電力 化を図るとともに、システム全体のパフォーマンスを向 上させた情報処理システムを提供する。

【解決手段】 例えばローカルメモリ22には、予め使用する回路情報と順番が保持されている。また、CPU11から与えられる処理データのヘッダ部に、プログラマブル論理回路21に使用する最初の回路情報を特定する情報を含んでいる。プログラマブル論理回路21に処理回路を再構成し、処理データの処理を行わせる。さらに、ローカルメモリ22に保持されている順番で、回路情報を処理回路で再構成し、その処理回路での処理の実行を、順次行わせる。これによって、CPU11は円構成の処理を行わせな、ごれによって、CPU11は円構成の処理を行わせな、ごれによって、CPU11は円構成の処理を行わせなくて済む。



【特許請求の範囲】

【請永項②】 前記処理データのヘッグ都には、あらか 比め規定された処理ステックの職務、前記順に対応し た再構成する回路情報を格納した前記回路情報保持手段 のアドレス情報、前記順報に対応した回路で処理された データを格納するための配置・形のアドレイ情報、前記 順番に対応して前記プログラマブル論理回路に連続的に 同時再模の可能な回路数の情報が付加されていることを 特徴とする情味項1に記載の情報処理システム

【韓永項3】 前記プレクフェース手段は、前記プログ ママブル輸運回路の構成可能な最大回路規模と再構成す る回路規模との関係において、連続する処理回路が同時 に再構成できる領域が確保できない場合に、処理ステッ の順番に対応して回路の再構成と構成した処理回路に よる処理と、該処理回路で処理された中間処理データの 前記記億手段への入出力を順次行いながら連続的に処理 が行われるように削削することを特徴とする請求項2に 記載の背極処理ジステム。

【請求項4】 前記インタフェース手段は、前記プログ ラマブル輪廻回路の構成可能な最大回路規模と再構成す 回路規模との関係において、複数の処理回路の再構成 を行ってから、該処理回路における処理が連続して実行 され、接後の処理回路による結果を中間処理データとし 行前記記律事化格納し、線ですで数の処理回路の再構 成と複数の処理回路における処理が順次実行されるよう に制御することを特徴とする請求項2に記載の情報処理 システム。

【請求項 51 前記 アンタフェース手段は、前記 アロケ ママカル 高短回路の構成 戸部 た 及大回路 規模 と再構成す る回路 規模 と の関係において、複数の処理回路の再構成 を、同時に再構成できる数だり逃統的に行いながら、最初の処理が実 行されるとともに、処理の実行と並列的に次の回路の再 構成を行い、処理結果を次に再構成された処理回路に受 け渡して連絡して処理が行われるように傾伸することを 特徴とする課項 2 に記載の情処理・2 とと

【請求項6】 前記処理回路における処理結果は中間処理データとして前記記憶手段に格納可能であることを特徴とする請求項4または請求項5に記載の情報処理シス

テム。

【請求項7】 前記処理回路における処理結果は、予め 規定した処理ステップの処理終了ごとに中間処理データ として前記記憶手段に格納可能であることを特徴とする 請求項4または請求項5に記載の情報処理システム。 【祭明の評細な説明】

[0001]

【発明の属する技術分野】 本発明は、アプリケーション プログラムによる処理の一部分を、回路構成を再構成で きるプログラマブル倫理回路で処理することが可能であ る情報処理システムに関する。特に、回路の再構成と処 理を連続的に実行する方法に関するものである。

[0002]

【従来の技術】デジタル回路装置、特に特定用途向け集 精回路 (ASIC) の分野において、製品の開発期間を 短縮するために、フィールドプログラマブルゲートアレ イ (FPGA) やプログラマブルロジックデバイス (P LD) などで構成されたプログラマブル論理回路が広く 使われている。これらのプログラマブル論理回路は、論 理回路を記述する回路情報を読み込ませることで、内部 の論理回路と論理回路間の結線を自由に構成することが できる。このため、プログラマブル論理回路を用いるこ とで、従来は回路設計の終了後に数週間から数か月を必 要とした集積回路の作製時間が不要となるメリットがあ る。特に、例えば米国特許第4,700,187号明細 書等に記載されているような電気的に再構成可能なプロ グラマブル論理装置は、一度作製した回路を必要に応じ て自由に何度でも変更できるという利点があり、ますま す広く使われるようになってきている。

【0003】ところで、最近の輪理回路はますます複雑になってきており、ひとつのプログラマブル輪理回路で は実現できない規模にまて回路機模が大きくなっている。この問題を解決するためのひとつの方法として、異なる時間に異なる論理回路を実現するために、プログラされている。この方法を用いることが表されている。この方法を用いることにより、操帶情報端末のように装置が小型であるために内蔵できる回路規模に制約がある場合でも、様々な処理を比較的高速に行うことができるという利点がある。

【0004】しかし、プログラマブル海押回路を再構成 するときには、回路全体の回路情報を再度読み込ませる 必要があるため、再構成に明問がかかるという欠点があ る。さらに、処理の途中で再構成することは、処理を一 時中断し、その時のデータをプログラマブル福里回路の 外部の記憶装置に特遣させ、新たな回路情報を読み込ん で再構成し、再構成前のデータと再構成に伴う新しいデ 一夕を入力するという金分を処理が必要になる

【0005】この問題を解決するものとして、例えば米 国アトメル社の「CONFIGURABLE LOGI C」という名のデータブックに記載されているプログラ マブル論理回路、および米国ザイリンクス朴の「丁日臣 PROGRAMMABLELOGIC」という名のデ ータブックに記載されているプログラマブル論理回路等 がある。これらのプログラマブル論理回路は、データを 記憶するためのデータ記憶差を含む、回路の郵件中 も外部の記憶装置から回路情報の一部を読み込んで部分 的に再構成を行うことができる。これによって、再構成 するための時間を最小に留めるようにしている。

【0006】このようなプログラマブル論理回路を情報 処理システムに用いる場合には、例えばCPUなどの制 御装置がアプリケーション等の処理とプログラマブル論 理回路の再構成とを高速かつ効率的に行わなければなら ないという問題がある。すなわち制御装置は、所望の論 理回路を構成するための回路情報を格納先から取り出 し、必要に応じて複数の回路情報を合成し、プログラマ ブル論理回路内に所望の論理回路を再構成する。これと 並行して、アプリケーションの処理を実行する必要があ り、両者の処理を高速かつ効率的に行わねばならない。 【0007】以上に述べた複数の回路情報によりプログ ラマブル論理回路を再構成しながら処理を行う情報シス テムは、ネットワークに接続して利用することができ る。その例として、特開平10-78932号公報に公 閉される「リコンフィグラブル・ネットワークコンピュ 一夕」がある。

【0008】図17は、従来の情報処理システムの一例を示すプロック図である。図中、51はアプリケーションサーバ、52、53はクライアントコンビーク、54は通信ネットワーク、55はメインプロセッサ、56は拡張ハードウェア、57はアプリケーションプログラ、58は拡張コード、60は08、61はコード選択機能である。この情報処理システムは、通信ネットワーク54によって接続された複数のコンピークを得成されている。

【0009】 アブリケーションサーバ51は、アブリケーションプログラムを配布するコンピュータである。また、クライアントコンピュータ52、53は、アブリケーションサーバ51か6アプリケーションプログラム57をダウンロードして実行する。クライアントコンピュータ52、53には、メインプロセッサ55が搭載されており、0560の管理下においてアプリケーションプログラム57を実行することができる。また、クライアトコンピュータ52は、メインプロセッサ55とは別に拡張ハードウェア56を礼している。拡張ハードウェア56を礼している。拡張ハードウェア56は、上述のプログラマブル論理回路が搭載されており、プログラムにより機能を随時変更し、再構成することが可能でする。

【0010】アプリケーションサーバ51に格納された アプリケーションプログラム57においては、その一部 の機能については、拡張ハードウェア56のプログラム コード (並張コード58) と、クライアントコンピュー タのメインプロセッサ55のコード (メインプロセッサ コード59) が含まれている。

【0011】また、クライアントコンピュータ52,5 3のOS60には、それぞれのハードウェン構成に適し たコードを選択するコード選択機能612年している。 このコード選択機能611が、拡張ハードウェア56を実 装しているか否かを判断し、クライアントコンピュータ 52のように拡張ハードウェア56が実装されている場 合には、アプリケーションプログラム57の中から拡張 コード58を取り出してを振みードウェア6により実 行する。またクライアントコンピュータ53のように拡 扱ハードウェアを持たない場合には、メインプロセッサ コード50を提展して実行する。

【0012】別の構成では、拡張ハードウェア56で実 東する機能を、クライアントコンピュータ上に後から動 的に追加/開除が可能な0560の拡張機能あるいは動 的ライブラリとして実現し、アプリケーションプログラ あ57が0560に対し、処理中に利用する拡張機能あ るいは動的ライブラリの軽調を登録する。0560は、 拡張機能あるいは動的ライブラリがクライアントコンピ エータに上に存在する場合に注えれと用い、存在しない 場合には通信ネットワーク54上のアプリケーションサーバ51から必要とする拡張機能あるいは動的ライブラリを 地域のサールが、1から必要とする拡張機能あるいは動的ライブラ リを転送して利用する。

【0013】また、メインプロセッサコード59と拡張 コード58は、一体となっているのではなく、アプリケーションプログラム57またはOS60の拡張機能また は動的ライブラリ毎に、個々のコードをアプリケーションサーバ51に上に備えている。

【0014】拡張ハードウェア56を構成するプログラマブル論理回路の構成が、クライアントコンピュータ間で異なる場合は、拡張コード58を、適当なゲート数と入出力端子数の論理回路の機能をブール式等で記述した基本モジュールと、それらの規院関係を表現したコードがら構成される。この基本モジュールをそれれプログラマブル論理回路の基本プログラムとして割り付ける機能と、複数のプログラマブルロジックチップにまたがる。 よるない。 よ本モジュールを表し、本本・シールを検証の度合いに応じて分割し、本プログラマブルロジックチップにまたがる度らいに応じて分割し、本プログラマブルロジックチップに配度。配線する機能を、アブリケーションサーバ51またはクライアントコとは、エッチと作为、1またはクライアントコとは、コータトと待つ、1またはクライアントコとは、一点をは

【0015】拡張ハードウェア56を利用する複数のア ブリケーションを同時に実行できるように、必要のなく なったハードウェア資源を別のアプリケーションプログ ラムのために専利用するハードウェア資源の管理機能 と、拡張ハードウェア56に入りきらない拡張コードを 砂分割で入札を入るコード入札替え機能を行っ、クライ アントコンピュータ上で実行されるアプリケーションプ ログラム権に適宜設定されるアライオリティ他、メイ フロセッサ65の処理能分値、拡張ハードウェア56の 処理能力値、ハードウェア資源量、コードを入れ替える ために必要な処理能力値を基に、ハードウェア資源に入 りきらない。複数のアプリケーションプログラんに対して 選択する拡張ハードウェア管理機能を持つ。複数のアプ リケーションが同時に同じ並張コードを並振ハードウェ ア56で利用する場合には、内部状態のみを時分割で切 り替えて機能を共有する。

【0016】以上のように、ネットワークで接続されたコンピュータ上で、アプリケーションサーバから配布されたアプリケーションプログラムをクライアントコンピュータ順で実行する際、プログラムにより機能を協時変更し、再構成可能な拡張ハードウェアをクライアントコンピュータに搭載する。そして、アプリケーションプログラムには、メインプロセッサコードと拡張コードを含ませておく。実行時には、拡張ハードウェアの有無、無限と判断するOSのコード運供機能によって、クライアントコンピュータ側で拡張ハードウェアの構成を変え、処理に適した構成にする。これによって、クライアントコンピューターである。これによって、クライアントコンピューターである。これによって、クライアントコンピューターである。これによって、クライアントコンピュータにおいて、アプリケーションプログラムを高速に処理することができる。

【0017] また、従来、ネットワーク上で、クライアントコンピュータ側に神珠なハードウェアを必要とする新しいサービスを開始しようとする場合、クライアントコンピュータ側のユーザは、そのために新しいハードウェアを導入する必要があった。またサービスの機供者(新しいハードウェアをかったのユーザだ対してのみ、新しいサービスを提供していた。しかし上述のように、プログラマブル機関回路を拝載したも展外に、プログラマブル機関回路を再構成することによって、新しいハードウェアを導入することなく、新しいサービスを開始することが可能となる。

【0018】このように拡張ハードウェアにプログラマ ブル論理回路を用いて、回路を再構成しながら処理を実 行していく場合には、CPUによる制御が必要であっ た。例えばアプリケーションプログラムにおいて、処理 のフローが決定されていて、そのために用いる機能回路 があらかじめ選択指定可能な場合にも、常にメインプロ セッサを動作させた処理方法が用いられている。特に、 上述のシステム例のように、クライアントコンピュータ に拡張ハードウェアが搭載されている場合、拡張コード によって再構成する制御は、クライアントコンピュータ のメインプロセッサにより行われる。そのため、アプリ ケーションプログラムのメインプログラムにはあらかじ め必要な拡張コードが関連づけされていて、拡張ハード ウェアの再構成の都度、メインプロセッサの制御によっ て拡張コードを用いて行われている。このため、多種多 様な拡張ハードウェアを頻繁に再構成しながらアプリケ ーションプログラムを実行していく場合には、常に、メ

インプロセッサが処理の進行状態を監視するとともに、 再構成のための制御を行う必要があり、メインプロセッ サの負荷が大きくなる欠点がある。また、拡張ハードウ ェアの動作とともにメインプロセッサも動作させる必要 があり、クライアント全体の消費電力も増入する欠点が ある。

[0019] このように、回路の再構成のための制御に よって、メインプロセッサの処理負荷が常時発生するこ とにより、消費電力として、メインプロセッサと拡張ハ ードウェアとを合わせた増加となってしまう問題があ る。また、回路の再構成のためのメインプロセッサの負 荷のため、システムを体のパフォーマンスが創約を受け て低下してしまう欠点があった。

【0020】 次に、プログラマブル輸運回路の新しいで バイス技術について述べる。アプリケーションの処理に 合わせた処理回路をプログラマブル輸運回路上に構成 し、この専用の処理回路を用いて高速処理を実現すると いうリコンフィギュラブルコンピューティングにプログ ママブル輸理回路が活用されはじめている。リコンフィ ギュラブルコンピューティングでは、アプリケーション 処理で必要となる複数の処理回路の回路情報を記憶装置 へ事前に格納しておき、必要に応じて記憶装置から読み 出した回路情報をプログラマブル輸理回路に書き込むこ とで、その時点で必要となる回路を生成する。この技術 はキャッシュロジック技術とかバーデャルロジック技術 と呼ばれる。

【0021】キャッシュロジック技術は、同じプログラマブル論理回路上に必要に応じて異なる回路を構成する という時今常駆敗技術である、その結果、回路規模の小 さなプログラマブル論理回路を用いて、その回路規模以 上の回路を実現でき、回路装置の小型化と低ニスト化が 可能となる。しかしながら、プログラマブル論理回路に 書きこむ回路情報の規模によっては、回路の再構成時間 が長くなり、専用の処理回路を用いて高速処理を実現す るというリコンフィギュラブルコンピューティングの効 果を損なうという問題がある。

【0022】この問題のひとつの解決方法が、マルチコンテキスト技術と呼ばれるデバイス技術である。すなわ、プログラマガル論理回路に複数の回路特惠を格納するメモリを備え、必要に応じてメモリを切り替えて回路を再構成が高ことにより、回路の再構成時間を大幅に短縮できる。

【0023】マルチコンテキスト技術の従来例のひとつ が、FPD'95の "A First Generat ion DPGA Implementation"で 示されたDPGAである。図18は、DPGAの論理セル構造の一例の説別関である。図中、71はDRAM、 72,75はマルチブレクサ、73はレックアップテー ブル、74はフリップフロップである。図18に示すよ うに、DPGAの論理セルは、4組の構成を格納する4 ×32ピットのDRAM71、4つの8入力・ルナブレクサ72、4入力ルックアップテーブル73、フリップフロップ74、出力を切り替えるマルチブレクサ75で構成されている。32ピットのDRAM71の出力のも態を、16ピットが4つの8入力マルチブレクサ72の状態を決定し、残り3ピットは保留されている。4組のDRAM71、比は、それぞれ異なるデータが格納されており、メモリ出力を切り替えることにより、異なる回路を構成することができる。

[0024] マルチコンテキスト技術は、回路の再構成 時間を大幅に短縮することができる。また、回路を再構 成するための回路情報をプログラマブル論理回路に転送 するときの入出力バスラインの負荷を小さくできるた め、高速化と低消費電力化に有利な構成である。しか し、回路情報を格納するためのメモリ回路領域をプログ ラマブル論理回路と一体構成する必要があり、集積回路 化した場合のプログラマブル論理回路全体の回路規模が 大きくなるという欠点を有している。

[0025]

[発明が解決しようとする課題] 本発明は、上達した事情に鑑みてなされたもので、プログラマブル輸理回路を 再構成するためのメインプロセッサの負荷を妊娠に軽減 させることができ、これにより低消費電力化を図るとと もに、メインプロセッサを有効に活用できるようにして システム全体のパフォーマンスを向上させた情線処理シ ステムを提供することを目的とするものである。

[0026]

【課題を解決するための手段】一般にアプリケーション プログラムにおいて、処理のフローが決定されていて、 そのために用いる処理回路が複数の種類の組み合わせで あらかじめ選択指定可能な場合、同じ順番を単位として 一定の繰り返される処理の場合などには、あらかじめ使 用する回路情報と順番を決定できる。本発明はこれを利 用し、プログラマブル論理回路に処理回路を構成するた めの回路情報を、予め順番に回路情報保持手段に保持さ せておく。そしてCPUなどの制御手段は、プログラマ ブル論理回路で処理を行う処理データのヘッダ部など に、使用する回路情報を特定するための情報を含めて、 処理を依頼する。インタフェース手段は、与えられた処 理データの例えばヘッダ部などから、プログラマブル論 理回路の再構成に使用する最初の回路情報を特定すると ともに、特定された回路情報から回路情報保持手段に保 持されている順番に回路情報を取り出し、プログラマブ ル論理回路を再構成して処理回路を構成し、構成した処 理回路に処理データの処理を行わせる。

【0027】このようにして、プログラマブル論理回路では、予め設定されている順番で、処理回路の再構成と実行が自動的に行われる。そのため、CPUなどの影響

手段では、最初に実行情示を行うだけで、以後順番に行われるプログラマブル論理回路の再構成や実行指示を行う必要がない。これによってCPUなどの前側手段によるプログラマブル論理回路の制御を行うための処理ステップが大幅に削減され、高速化を図ることができるととに、消費の支大幅に係がすることができることともに、消費の支大幅に係がすることができるととともに、プログラマブル論理回路を含めた情報処理システムにおける全体のパフォーマンスを向上させることができる。

[0028]

【発明の実施の形態】図1は、 未発明の情報処理システムの実施の一形態を示す情成図である。図中、1 は情報 処理システム、2 はネットワース 3 は外部機器 11 はCPU、1 2 はホットワース 3 は分解機器 1 1 はCPU、1 2 はホットバス、1 3 はチップセット、1 4 はメインメモリ、1 5 はシステムバス、1 6 はハード イスタインタフェース、1 7 は拡張ハードウェブ、1 8 は通信インタフェース、1 9 は拡張ハードウェブを、2 1 はプログラマブル機理回路、2 2 はコーカルメエリ、2 3 はプログラマブル機理回路インタフェースス、2 4 は水能入出力インタフェースである。

【0029 | 情報処理システム1において、CPU11 のホストパス12に、チップセット13に含まれる図示 とないメモリコントローラを介して、DRAMで構成さ れるメイシメモリ14が接触されている。ホストパス1 2は、チップセット13に含まれる図示しないパスブリ ッジを介してシステムパス15に接触されている。シス テムパス15は、例えばPCIパスや15Aパス、その 他各種のパスを使用することができる。例えばシステム パス15としてPCIパスを用いた場合、チップセット 13内にはホストーPCIブリッジを備えていればよ い

【0030】システムバス15には、この例では、ハードディスクインタフェース16を介してハードディスクトライブ17が接続され、また選信インタフェース18を介してネットワーク2と接続されている。さらに拡張ハードウェア部19を介して外部機器3が接続されている。もうころん他の種々の機器が直接あるいはインタフェースを介してシステムバス15に接続されていてもよく、また、ハードディスクおよびネットワークについても接続は任意である。

【0031】この例では、ハードディスクドライブ17 にはアプリケーションプログラムが発納されている。ア ブリケーションプログラムは、ハードディスタインタフェース16、システムパス15、および、チップセット 13に含まれる関示しないパスプリッジを介して、ハー ドディスクドライブ17からメインメモリ14にロード されてCPU11によって実行される。

【0032】また、通信インタフェース18は、LAN やインターネットなどのネットワーク2を介して、様々 [0033] 拡張ハードウェア部19は、プログラマブル 冷理回路・21、ローカルメモリ22、プログラマブル 施理回路インタフェース23を有している。またこの例 では、外部入出力インタフェース24もこの拡張ハード ウェア部19に設けられている。プログラマブル倫理回 窓更し再様はすることが可能であり、プログラマブル倫理 理回路イングフェース23を介してシステムパス15に 接続されている。また、この例では外部入出力インタフ エース24を介して外部機器3とも接続されており、プログラマブル倫理回路インが関連の なアレース23を介して外部機器3とも接続されており、プログラマブル倫理回路21における処理により、外部機 器3を制御可能に構成した例を示している。

【0034】ローカルメモリ22は、プログラマブル論 理回路21で処理を行う処理データや、処理後の中間処 理データなどを保持することができる。また、予め使用 する回路情報と順番を保持する回路情報保持手段として も機能する。

【0035】プログラマブル論理回路インタフェース2 3は、システムパス15によってCPU11やメインメ モリ14、ローカルメモリ22、プログラマブル論理回 路21との間でデータ転送や制御を行うためのものであ る。またプログラマブル論理回路インタフェース23 は、転送されてきた処理データからプログラマブル論理 回路の再構成に使用する最初の回路情報を特定する機能 を有している。この最初の回路情報が例えば処理データ のヘッダ情報として付加されている場合、処理データの ヘッダ情報を解釈することによって実現できる。また、 回路再構成のための回路情報や処理データ、中間処理デ ータの最後に付加されるEOFのマーカ検出機能なども 含まれている。さらに、特定した最初の回路情報をもと にローカルメモリ22から回路情報を順番に取り出し、 順次プログラマブル論理回路 2 1 を再構成して処理回路 を構成し、構成した処理回路に処理データの処理を行わ せる。また、ローカルメモリ22とプログラマブル論理 回路21との間での処理データや中間処理データの転送 も行う。

【0036】なお、予め使用する回路情報等は、例えば メインメモリ14やハードディスクドライブ17に格納 しておいてもよい。この場合、プログラマブル論理回路 インタフェース23は、メインメモリ14やハードディ スクドライブ7に対して、CPU11を動作させずに データ転送を行う機能を有していればよい。例えばメイ ンメモリ14とローカルメモリ22を同じメモリ空間に おいてアクセス可能に構成し、いずれのメモリを利用し ているかを意識しないでアクセスできるように構成して もよい。

【0037】また、拡張ハードウェア部19は、集積化 により一体化することで、入出力部のライン負荷を低減 させたり、専用バス化の構成により、高速化及び低消費 電力化を図ることができる。

【0038】図2は、プログラマブル輸型団隊の一例を ボナ平面構造図、図3は、同じく内部構造の一例を示す ブロック図である。図中、31は論理セル、32は配線 領域、33は入出力場子、41はコンフィギュレーショ ンメモリ、42は回路事子である。プログラマブル論理 回路21は、回路情報を結婚するためのコンイギュレ ーションメモリ41と、論理セル31や記縁領域32か たなる回路素子42と、入出力端子33とで構成されて いる

【0039】コンフィギュレーションメモリ41は、EPROM、SRAMなどの書き換え可能なメモリ票子で構成されている。回路情報はアドレスとデータの対で構成される。コンフィギュレーションメモリ41にアドレスを与えて、そのアドレスに対応するメモリセルにアドレスと対比なったデータを格納すると、このデータに従って、施理セル31と人出力端子33を相互に接続する配線領域32の接続状態が再携成される。コンフィギュレーションメモリ41の一部分を書き換えることにより、プログラマブル論理回路21が動作中であっても、回路を部分的に再構成するととができる。

【0040】プログラマブル論理回路21に再構成された同路業子42に、入出力端子33を介して処理すべき データ (処理データや中間後期データ)が入方され、また、その処理結果(中間処理データ)が出力される。デ ータ入力先の論理セルと、データ出力元の論理セルは、 施理セルのは底に対応するセル度機を示した領理ード によってアブリケーションプログラムが指定する。

【0041】以上のシステム構成によって、プログラマ ブル論理回路21による処理データの入出力方法から、 以下のような処理形態があげられる。データとしては、 マルチメディアのような画像、音声などのストリーミン グデータなどがある。

① ネットワーク2を経由して情報システム1に入力したデータを、システムバス15を経由して、プログラマブル論理回路21に再構成した処理回路で処理する。

② ハードディスクドライブ17などの記憶装置に格納 されたデータを、システムバス15を経由して、プログ ラマブル論理回路 2 1 に再構成した処理回路で処理す

③ 外部の記憶装置からの転送やアプリケーションの処理結果などのデータで、メインメモリ14に一時的に格納されたデータを、システムバス15を経由して、プログラマブル論理回路21に再構成した処理回路で処理する

④ ローカルメモリに格納されたデータを、プログラマ ブル論理回路インタフェース23を経由して、プログラ マブル論理回路21に再構成した処理回路で処理する。 【0042】次に、本発明の情報処理システムの実施の 一形態における動作について説明する。アプリケーショ ンプログラムにおいて、処理のフローが決定されてい て、そのために用いる機能回路が複数の種類の組み合わ せであらかじめ選択指定可能な場合や、同じ順番を単位 として繰り返される処理の場合などには、あらかじめ使 用する回路情報と順番を決定できる。そこで、アプリケ ーションの処理が開始される前に、予め、使用する回路 情報と順番等の情報を参照テーブルとして例えばローカ ルメモリ22などに登録しておく。なお、全く不定な順 番で、任意の処理の次にどのような処理を行うことにな るのか特定できない場合には、メインプロセッサによっ て、その都度、制御を行えばよいので、ここでは対象外 レする.

【0043】図4は、参照ケーブルの一例の説明図である。図4に示した例では、処理回路の順番を示す処理ステップNの、に対応して、再構成のための回路情報が格 続きれているメモリ中の開始アドレスを示すポインタ、 中間処理を行うことになる場合に対応してアロケーショ された中間処理データを格ήするメモリーの開始アド レスを示すポインタ、プログラマブル論理回路21に同 時に再構成可能左回路数の情報によって参照ケーブルが 構成されている。

【0044】アプリケーションの処理でi番目の処理回 路で処理した結果を次のi+1番目で処理する場合に は、i番目の処理回路から出力されるデータは中間処理 データとなる。また最後のM番目で処理した結果は、最 終出力データとなる。この中間処理データを格納するメ モリの開始アドレスポインタが図4におけるポインタP diである。なお、最終データもさらに別のアプリケー ションで用いられることも考えられるので、最終データ も中間処理データ用メモリへ格納しておいてもよい。 【0045】また、再構成する処理回路について、プロ グラマブル論理回路の回路規模に応じて、同時に再構成 できる回路数Niは、i番目の回路からの同時再構成可 能最大数である。このNiに対応する回路の再構成のモ ードとして、1個の場合には自動的に単独コンフィギュ レーションモードになり、複数個の場合には単独コンフ ィギュレーションモードまたは連続コンフィギュレーシ ョンモードの選択ができる。これは、アプリケーション 開始時にCPUによって選択指定できる。

【0046】この図4に示すような参照テープルは、ア ブリケーションが実行されるときに情報処理システムで 用いられるプログラマブル高速回路21の点報や回路規 横サイズ、メインメモリ14やローカルメモリ22など のメモリサイズなどを考慮して、CPU11によって作 成する、あるいは、当然ながら、決まった処理を同じシ ステムで行う場合には、処理の実行の都度にこの参照テ ーブルを作成するを受はなく、予め用意しておくことも できる。

【0047】図5は、処理データおよび回路情報と、これらを格納するメモリアドレス空間の説明図である。図ちに示すような参照テーブルの情報は、図5に示すように、例えば処理データのーッグ部に付加しておくことができる。プログラマブル倫理回路インタフェース23において、処理データを受け取った際にヘッグ部を終することができる。また、このような参照テーブルを作成することができる。また、このような参照テーブルをもとに、ある処理ステップ1を実行する際には、処理ステップハの・1に対応付けられている回路情報日本インタPciと中間処理データ用のポインタPdiが割り付けられる。処理の順番によっては、同じポインタを用いて生書でアロケートすることによって、メモリの使用効率を向上させることもできる。

【0048】 なお、図5に赤ナメモリアドレス空間は、 ローカルメモリ22のメモリアドレス空間、あるいは、 メインメモリ14とローカルメモリ22を一体としたメ モリアドレス空間であってよい。後者の場合、例えば回 路債報や中間処理データを絡納する領域などがメインメ モリ14上に確保とれる場合もある。

[0049] 前述の回路情報と順番において、図4に示すように、処理ステップNo.として最初の0番からM 音までのM+1ステップの場合で、i番目の処理を行う際の動作について述べる。再構成する回路情報を格納するメモリの開始アドレスポインタをPciとする。また、中間処理データを格納するメモリの開始アドレスポインタをPdiとする。さらに、再構成する処理回路について、プログラマブル衛連回路の回路規模に応じて、同時に再構成できる回路をとNiとする。

【0050】アプリケーションの処理データファイル及 び回路情報を読み出し、あらかじめアプリケーションプ ログラムの実行前に、回路常報をメモリ空間に割り付け ておく。また、CPU11によって前述の4種の情報を アプリケーションの処理データファイルのへッグ部に付 加する、なは、処理データフィイルや回路情報に、例え ば、ネットワーク2に接続された記憶装置、情報処理シ ステム1内部のハードディスクドライブ17などの記憶 装置、メインメモリ14、あるいは、ローカルメモリ2 2など、いずれの記憶装置に記憶されていてもよい。

【0051】アプリケーションプログラムの実行がCP

U11によって開始されると、処理データファイルがプログラマブル論理回路インタフェース23に転送されてヘッダ部に付加されている情報が解収される。最初の回路情報によってプログラマブル論理回路21に気対する処理回路の再構成が行われ、回路情報の最後を示すEOFのマーカにより、再構成が終了する。このEOFマーカをブログラマブル倫理回路インタフェース23で検囲し、ヘッダ部に続くデータ部の転送が行われて、再構成した処理回路におけるデータ処理が進められていく。

【0052】処理されたデータを次に呼降成する処理回答で用いる場合には、処理されたデータを申開処理データとして、き言にメモリ空間にアロケートした領域に一旦格納する。そして、次の処理回路を再構成した後、中間処理データを新たに再構成した処理回路に入力し、デーク処理を進める。参終データは、仮述が高入出力インクフェース24を介して外部機器3に販送されたり、あるいはメインメモリ14、ハードディスクドライブ17,ネットフーク2に接続された記憶装置などに転送される。または、中間処理デークと同様に格納されていてもよい。

【0053】以上のように、CPU11が最初の開始制 類を行うことによって、回路の再構成とデーク処理が順 変実行されていくので、CPU11はプログラマブル輸 理回路21の再構成のための処理を行う必要がない。そ のため、CPU11の負荷を軽減して消費電力を大幅に 低減し、またCPU11とプログラマブル権廻回路21 との並行動作を可能として情報処理システムにおける全 体のパフォーマンスを向上をせることができる。

【0054】次に、プログラマブル論理回路21への処理回路の再構成領域とそれぞれの処理回路によって処理 された中間処理データのメモリへの格納あるいは連続処理について、以下、3つの形態をあげて説明する。

【0055】関6は、プログラマブル論理関係への処理 回路の第1の再構成例の説明図、図7は、同じく動作時 の一例を赤すタイミングチャートである。図6に示す例 では、シングルタスクモードで、処理回路の再構成とそ の処理回路での処理の実行を順次行いながら、中間処理 データの入出力をその間に入れていく方式を示してい る。この例は、プログラマブル論理回路21の構成可能 な最大回路規模と再構成する回路規模との関係におい て、連続する処理回路が同時に再構成できる領域が確保 できない場合と対応する影響である。

【0056】最初の処理回路の再構成が完了し、データ 処理が行われて得られた結果は、一時的にプログラマブ ル論理回路21の内部メモリまたはローカルメモリ22 やメインメモリ14など外部メモリを利用して中間処理 データのまま格納する。そして、最初に再構成された領 域に上書きして次の処理回路の再構成さ行う。次の処理 回路の再構成が完了すると、続けて中間処理デーク処理が レてデーケ処理を行う。このようにしてデーク処理が練 続されていく。処理モードとしては、回路の同時再構成 可能な数Niは、1個である単独コンフィギュレーショ ンモードの場合である。

【0057】一例として、図6に示す例について、図7 に示すタイミングチャートを用いて説明する。まず、C PU11によって、例えば図4に示すようた参照デーブ ルが用意され。図5に示すようにメモリアドレス空間が 割り当てられる。プログラマブル論理回路インタフェス23は、CPU11から処理データが転送されてくる と、その処理データのヘッグ部に付加された情報を解釈 して、ブログラマブル論理回路21に対する回路Aの再 構成を開始する(図7-位)。

【0058】回路Aの再構成が完了すると、処理データを回路Aに入力し、回路Aを用いた処理が開始される(図7一②)。回路Aによって得られた結果は、中間処理データとしてメモリに格納されていく(図7一③)。【0069】処理データのEOFが検出されて処理が持っすると、次の回路Bの再構成を行う(図7一③)。最初に再構成された回路Aの模域に上書きして次の処理回路である回路Bの再構成と行うことができる。図6は、の回路Bを再構成したときの状態を示している。回路備級のEOFが検出されると、回路Bの再構成が完了する(図7一⑤)。回路Bの再構成が完了すると、回路Bの再構成が完了する(図7一⑤)。

【0060】このステップが繰り返されて、処理ステップがで終了する。このように、最初にCPU11による 制御を施すだけで、あとは、处理回路の再構成と、再構 成された処理回路における処理の実行が、あらかじめ設 定された規定過りに連続して行われる。これによって、 CPU11の制御負荷が大幅に軽減され、消費電力が大 概に低減できる。

【0061】図8は、プログラマブル輸掘回路への処理 回路の第1の再構成例における動作の一例を示すフロー チャートである。上述の例について処理動作をまとめ と図8に示すようになる。S101において処理ステッ プを示す変数1を0に初期化し、S102において、処 理デークを入力し、ヘッグ部の情報を解釈してポインク 等の滑音を行う。

【0062】S103において、回路情報Pciにアクセスしてプログラマブル範囲回路21に対して処理回路の再構成を行う。S104において回路情報の終了を示すEOFを検出すると、処理回路の再構成を終了する。そしてS105において、中間処理データPciにか、あるいは、処理データを再構成した処理回路に入力して、S106においてデーク製車を開放して、S106においてデーク製車を開始する。

【0063】S107において、処理データあるいは中間処理データの終了を示すEOFを検出すると、処理回路における処理を終了する。S108において、処理ス

テップを示す変数iに1を加え、S109において、変数iの値がM以下か否かを判定する。変数iの値がM以下であれば、S110において、処理結果を中間処理データとして中間処理データ用のメモリ領域P4(i-1)に格納する。そしてS103〜戻り、次の処理回路

の再構成および処理を繰り返す。 【0064】処理ステップMまでの処理を行い、処理ス

テップを示す変数:の値がMを超える場合には、S11 1において、処理後のデータを最終データとして出力 し、プログラマブル論理回路21における処理を終え る。

【0065】 たお、上述の説明では中間処理データを生成して処理する形態で配述したが、図2に示すように回路 Aの結果を内部メモリで変けて、引き続き回路 Bで処理する場合には、内部メモリの代わりに、データラッチ回路を用いた一時的なデーク保持方法の利用も可能である。

【0066】図9は、プログラマブル輪測回路への処理 回路の第2の再構成例の限別図、図10は、同じく動作 時の一例を示すタイミングサイトである。図りに示す 例では、シングルタスクモードではあるが、複数の処理 が同時に形成できる場合に、複数の処理回路の再構成を 行ってから、処理を連続して実行する形態する。処理 モードとして、回路の同時再構成可能な散Niまでの再 構成を連続的に行う、連続コンフィギュレーションモー ドの選択である。

【0067】プログラマブル論理回路21の構成可能な 最大回路規模と再構成する処理回路の回路規模との関係 において、連続する処理回路が同時に再構成できる領域 が確保できるが、データ処理が行われて得られた結果 は、一時的にプログラマブル論理回路の内部メモリまた はローカルメモリやメインメモリの外部メモリを利用し て中間処理データのまま格納して行っていく場合であ る。ただし、中間処理データを介しながら分割して処理 を進めていく場合も含めることができる。当然ながら、 処理モードとして、処理回路を一つずつ再構成してゆく 単独コンフィギュレーションモードも選択できる。この 場合には、図6に示した形態として扱うこともできる。 【0068】 一例として、図9に示す例について、図1 0に示すタイミングチャートを用いて説明する。まず、 CPU11によって、図4に示すような参照テーブルが 用意され、図5に示すようにメモリアドレス空間が割り 当てられる。プログラマブル論理回路インタフェース2 3は、CPU11から処理データが転送されてくると、 その処理データのヘッダ部に付加された情報を解釈す る。そして、プログラマブル論理回路21に再構成可能 な複数個の回路、ここでは回路Aと回路Bの再構成を開 始する (図10-①。②)。

【0069】2つの回路情報のEOFが検出されると再構成を完了し、これらの処理回路を用いた処理の実行が

開始される(図10-3、(4)。ここでは、回路Aによって処理された結果が回路Bに入力され、回路Bによる 処理結果が中間処理データとしてメモリに格納されてい く。ここでは、最後の処理回路による処理結果のみを示 している(010-6)(40)。

【0070】このような処理が繰り返されて、処理ステップ州で終了する。このように連続処理が可能になるため、中間処理データのすべてに対してメモリへ格納せずに処理を進めることができる。そのため、中間処理データを格納する回数が低減され、高速処理、消費電力の低減が固れる。また、最初にCPU11による制御を施すだけで、あとは、処理回路の評析成と、非構成された処理回路における処理の実行が、あらかじめ設定された規定通りに連続して行われる。これによって、CPU11の制御負債が大幅に低減され、消費電力が大幅に低減できる。

【0071】図11は、プログラマブル論型回路への処理回路の第2の再構成例における動作の一例を示すフローチャートである。上述の第2の構成例について処理動作をまとめると図11に示すようになる。5121において処理ステップを示す変数」を0に初期化し、S122において、処理データを入力し、ヘッダ部の情報を解釈してポインタ等の設定を行う。

【0072】S123において、再構成した回路数を示す変数するした初期化する。S124において、回路情報Pc(i+j)にアクセスしてプログラマブル倫理回路の再構成を行う。S125において回路情報の終了を示すEOFを検出すると、処理回路の再構成を終了する。S126において変数;の値が上1を加算し、S127において、新たな変数;の値が処理ステップにはおける同時構成可能な回路数Niより小さければ、S124へ戻って、同時に再構成可能な次の処理回路の再構成を行う。変数;の値がNiに連すると、S128において、同時に再構成可能な次の処理回路の再構成を行う。変数;の値がNiに連すると、S128において、同時に再構成可能な関係数までの処理回路の再構成を行う。変数;の値がNiに連すると、S128において、同時に再構成可能な回路数までの処理回路の再構成を行うる。

【0073】S129において、変数iが0の場合には 処理データを、また変数iが0でない場合には中間処理 データPd(i+Ni-1)へアクセスして、再構成し た処理回路に入力し、S130においてデータ処理を開 始する。

【0074】S131において、処理データあるいは中 間処理データの終了を示すEOFを検出すると、処理回 路における処理を終了する。S132において、処理ス テップを示す破数iにNiを加え、S133において、 新たな変数iの値がM以下か否かを判定する。変数iの 値がM以下であれば、S134において、処理結果を中 間処理データとして中間処理データ用のメモリ領域Pd (i+Ni-1)に格納する。そしてS123へ戻り、 次の複数の処理回路の再構成および再構成とた複数の処 理回路による連続処理を繰り返す。

【0075】処理ステップMまでの処理を行い、処理ステップを示す変数iの値がMを超える場合には、S13 5において、処理後のデータを最終データとして出力 し、プログラマブル論理回路21における処理を終え ス

【0076】 なお、上述の第1の再構成例と同様に、シングルタスクモードで単額コンフィギュレーションを行り場合には、それぞれの処理ステップごとに中間処理データをメモリへ格納していけばよい。連載した回路の同時構成が可能なため、連続した処理が可能になる。当然、必要に応じて中間処理データはローカルメモリ22などへ格納まれてもよい。

[0077]図12は、プログラマブル論細回路への処理回路の第3の戸構成例の配列図、図13は、同じく動作時の一例を示すタイミングチャートである。図12に 示す例では、マルチタスタモードとして、処理回路の再構成がプログラマブル輪廻回路の別の解除に対して行われる。そして、矢の処理回路の別の解除に対して行われる。そして、矢の処理回路の別の解除に対して行われる。そして、矢別の近理回路による処理結果が透熱して処理されたり、別のデータによるが到地理をどが行われていく、例えば回路へによるプロセス中に回路日のコンフィギュレーションを行って処理を連続的に行っていくものである。しか、処理回路の再構成は、プログラマブル端回路21に同時再構成可能な数Niまでの処理回路の再構成を遊説的に行う、連続コンフィギュレーションモードが選択される。

[0078] なおこの例では、さきの処理国際の再構成 が充了してデータ処理が行われているときに、次の処理 国路の再構成が並列して行われていく。さきの処理回路 によるデータ処理の結果は、一時的にプログラマブル論 理回路 21の内部メモリまたはローカルメモリ2 2やメ インメモリ14等の外部メモリを利用して中間処理データのまま格拍して、次の回路の再構成が完了したときに 破けてデータ処理が結縦されていく。しかし、次の処理 回路の再構成が、さきの処理回路の出力までに完了する 場合には、図りに示したように回路Aの出力を直接、回 路Bに入力するように構成してもよい。

【0079】一例として、四12に示す例について、四 3 名に示すタイミングチャートを用いて説明する。ま ず、CPU1によって、四4に示すような参照テーブ ルが用意され、区5に示すようにメモリアドレス空間が 割り当てられる。プログラマンへ給剰回路インクフェー ス23 は、CPU11から処理データが転送されてくる と、その処理データのへッグ部に付加された情報を解す。 アリカングースを発して、この処理データのへッグ部に付加された情報を解すして、ブログラマンへが無回の関インタフェースの処理データのへッグ部に付加された情報を解すして、ブログラマカへ高速回路21と対する回路人の再構なを解明して、ブログラマカへ高速回路21と対する回路への手があたを開いました。 する (図13-(1))。

【0080】回路Aに関する回路情報のEOFを検出 し、回路Aの再構成が完了すると、処理データを回路A に入力し、回路Aを用いた処理が開始される(図13 -②)。回路Aによって得られた結果は、中間処理データ としてメモリに格納されていく(図13 - ③)。

【0081】この回路Aにおける処理と並行して、次の 回路Bの再構成を開始する(図13-④)。このような 処理回路において処理を行っている間に、プログラマブ ル論理回路に回路の同時再構成可能な数Niまでの再構 成を連続的に行うことができる。

【0082】回路Aにおける処理において処理データの EOFを検出して処理の終了を検出するとともに、次の 回路Bの再構成の終了を検出すると、回路Bにおける中 間処理データを用いた処理の実行が開始される(図13 一⑤。⑥)。

【0083】にのように、処理回路の再構成と、再構成 した処理回路の実行の並列処理によって、処理回路の再 構成による処理の待ち時間をなして高速にを図ること ができるとともに、処理を連続して実行することによる 処理の高速化を図ることができる。また、最初にCPU 11による創荷を施すだけで、あとは、処理回路の再構 成とその実行を、あらかじか設定された規定地りに連続 して行うことができる。これによって、CPU11の制 錚負荷が大幅に軽減され、消費種力が大幅に低減でき る。

【0084】図14は、プログラマブル倫理回路への処理回路の第3の再構成例における動作の一例を示すフローチャートである。上述の第3の構成例について処理動作をまとめると図14に示すようになる。S141において処理ステップを示す変数 tを0に初期化し、S142において、処理データを入力し、ヘッダ部の情報を解象してポインタ等の設定を行う。

【0085】S143において、回路情報Pciにアクセスしてプログラマブル海弾回路21に対して処理回路の再構成を行う。S144において回路情報の終了を示すEOFを検阻すると、処理回路の再構成を終了する。そしてS146において処理ステップiの処理回路の再構成が終了していることを確認後、S146において、中間処理データPd(i-1)へアクセスして再構成した処理回路に入力し、あるいは、処理データを再構成した処理回路に入力し、あるいは、処理データを再構成した処理回路に入力し、S147においてデータ処理を開始する。

【9086】このような再構成された処理回路における 処理の実行と並行して、S161以降の処理回路の再構 成を行う。まずS161において変数 i の値を変数 kに 特難し、S162において、再構成した回路の処理ステ ップを示す変数 j の値をk+1に初期化する。そして、 S163において、回路情報Pc(j)にアクセスして プログラマブル倫理回路21に対して、空いている領域 に処理回路の再構成を行う。S 164 において国務情報 の終了を示すEOFを検出すると、処理国路の再構成を 終了する。S 165 において変数 jの値に1を知算し、 S 166 において、同時に再構成した回路数が、処理ス テップ kにおいて、同時構成可能な回路数 N k より小さい あかを利定する。この制度のために、いままで再構成 した回路数+1を示す新たな変数 jの値がk+N k より小さ 切ければ、S 163 へ戻づて、同時に再構成可能と次の処 理回路の再構成を行う。変数 jの値がk+N k に連せる と、同時は構成可能な回路数に達したものとして、処理 回路の再構成を十段体+なる。

[0087] S167において、変数jの値がMに達していれば、すべての処理回路の再構成が終了したものと して、再構成の処理を終了する。変数jの値がMは下で あれば処理を継続し、S168において、再構成が終了 している処理回路のすべてにおいて処理が終了するまで 特ち、その後、S161へ戻って、次の同時に構成可能 な同路数だけの処理回路の再構成処理を行う。

【0088】このような処理回路の再構成処理と並行して行われていた処理回路における処理の実行は、S148において处理データあるいは中間処理データの終了を示す医り下を検出して除了する。S149において、処理が不す変数;に1を加え、S150において、新たた変数;の値がM以下か否かを判定する。変数・1の値がM以下であれば、S151において、処理結果や早度処理データ用のメモリ領域、P4(i-1)に格納する。そしてS145へ戻り、次の処理回路の再構成終了を構設してから、次の処理回路の円構成終了を構設してから、次の処理回路の再構成終了を構設してから、次の処理回路による護板処理を繰り返す。

【0089】処理ステップMまでの処理を行い、処理ステップを示す変数iの値がMを超える場合には、S15 2において、処理後のデータを最終データとして出力 し、プログラマブル論理回路21における処理を終え る。

[0090] なお、上述の契明では、処理目跡の再構成 を、同時に構成可能な回路数ごとに行っている。しかし これに限らす、例えば処理が終了した処理回路の領域を 順次開放してゆき、次の処理回路が構成可能な領域が確 依できた時点ですぐに次の処理回路を再構成するように 構成してもよい。

【0091】上述の3つの例は、適宜組み合わせること が可能である。図15は、プログラマブル論理回路への 処理回路の第4の再構成例の視明図、図16は、同じく 動作時の一例を示すタイミングチャートである。この例 では、最初に上述の第2の再構成例で示したように、同 時に構成可能と回路数だけの処理回路の再構成を先に行 っておき、その後、第3の再構成例で示したように、処 理が終了した処理回路の便域を開放して新たな処理回路 の再構成を行ことができる。 【0092】一例として、図15に示す例について、図 16に示すタイミングチャートを用いて説明する。ま す、図15(A)に示すように、プログラマブル論理回 路21に再構成可能な複数値の回路、ここでは回路Aと 回路Bの再構成を開始する (図16-①、②)。

【0093】2つの回路情報のEOFが検出されると再構成を完了し、これらの処理回路を用いた処理の実行を開始する (図16-③、④)。ここでは、回路Aによって処理された結果が回路Bに入力され、回路Bによる処理結果が計断処理データとしてメモリに格納されていく (図16-⑥。⑥)。

【0094】回路の必想地が除了した時点で、回路へが 配置されていたプログラマブル論理回路21内の領域は 不要となる、そのため、回路日の処理実行中に並行し て、回路 Aが構成されていた領域も用いて、回路Cの再 構成を開始する(図16-位)。このような処理回路の 再構成は、規理回路を配置可能であればいくつも行っ てよい。このようにして、図15 (B) に示すように、 回路Aが配置されていた領域も用いて回路Cの再構成が 行われる。

【0095] 回路Bにおける処理において処理データの EOFを検出して処理の終了を検出するとともに、次の 回路との再構成の終了を検出すると、回路Bから出力さ れた中間処理データを用いて、回路Cにおける処理の実 行が開始される(図16一③。⑤)。このような処理が 接近されて、処理ステップMまでの処理を連続して行 うことができる。

【0096】なお、上述の説明では、図1に示した構成をもとにして説明してきた。本発明の情報処理システムは図1に示す構成に課をおることはなく、程をの変形が可能である。そのうちのいくつかの変形例については既に述べた。さらに極端を得しして、例えば近眺ハードウェア部19の部分のみの構成や、さらには水が入出力インタフェース24も設けず、プログラマブル論理回路インタフェース23を介してのみデータの入出力を行う構成などであってもよい。

[0097]

【発明の効果】以上の説明から明らかなように、本発明によれば、あらかじめ使用する回路と順所番を規定できる場合には、メインプロセッサによる最初のデータ処理開始の制御だけで、あとは処理データ(例えば処理データのへッダ情報)を解釈するだけで、プログラマブル論理回路の複数の機能回路によるデーク処理を順次実行しなくことができる。このため、メインプロセッサによる制御の処理ステップを大幅に削減して高速化を図ることができるとともに、消費能力も大幅に低減することができる。

【0098】また、回路の再構成のための制御に対する メインプロセッサの負荷が大幅に軽減されることによっ て、その処理パワーを他の処理へ使用できるため、シス テム全体のパフォーマンスの向上を図ることができると いう効果がある。

【図面の簡単な説明】

造図である。

【図1】 本発明の情報処理システムの実施の一形態を 示す構成図である。

示す構成図である。 【図2】 プログラマブル論理回路の一例を示す平面構

【図3】 プログラマブル論理回路の内部構造の一例を 示すブロック図である。

【図4】 参照テーブルの一例の説明図である。

【図5】 処理データおよび回路情報と、これらを格納 するメモリアドレス空間の説明図である。

【図6】 プログラマブル論理回路への処理回路の第1 の再構成例の説明図である。

【図7】 プログラマブル論理回路への処理回路の第1 の再構成例における動作時の一例を示すタイミングチャ ートである。

【図8】 プログラマブル論理回路への処理回路の第1 の再構成例における動作の一例を示すフローチャートで ある。

【図9】 プログラマブル論理回路への処理回路の第2 の再構成例の説明図である。

【図10】 プログラマブル輸理回路への処理回路の第 2の再構成例における動作時の一例を示すタイミングチャートである。

【図11】 プログラマブル論理回路への処理回路の第 2の再構成例における動作の一例を示すフローチャート である。

【図12】 ブログラマブル論理回路への処理回路の第 3の再構成例の説明図である。

【図13】 プログラマブル論理回路への処理回路の第 3の再構成例における動作時の一例を示すタイミングチ

ャートである。

【図14】 プログラマブル論理回路への処理回路の第 3の再構成例における動作の一例を示すフローチャートである。

【図15】 プログラマブル論理回路への処理回路の第4の再構成例の説明図である。 【図16】 プログラマブル論理回路への処理回路の第


4の再構成例における動作時の一例を示すタイミングチャートである。


【図17】 従来の情報処理システムの一例を示すプロック図である。

【図18】 DPGAの論理セル構造の一例の説明図である。

【符号の説明】


1…情報処理システム、2…ネットワーク、3…外部機 器、11…CPU、12…ホストバス、13…チップセ ット、14…メインメモリ、15…システムバス、16 …ハードディスクインタフェース、17…ハードディス クドライブ、18…通信インタフェース、19…拡張ハ ードウェア部、21…プログラマブル論理回路、22… ローカルメモリ、23…プログラマブル論理回路インタ フェース、24…外部入出力インタフェース、31…論 理セル、32…配線領域、33…入出力端子、41…コ ンフィギュレーションメモリ、42…回路素子、51… アプリケーションサーバ、52,53…クライアントコ ンピュータ、54…通信ネットワーク、55…メインプ ロセッサ、56…拡張ハードウェア、57…アプリケー ションプログラム、58…拡張コード、59…メインプ ロセッサコード、60…OS、61…コード選択機能、 71…DRAM、72, 75…マルチプレクサ、73… ルックアップテーブル、74…フリップフロップ。





[図3]

(13) 特開平13-068993



(14) 特開平13-068993

